TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH

KHOA ĐIỆN ĐIỆN TỬ

BỘ MÔN ĐTCN

ĐỀ THI CUỐI KỲ HỌC KỲ 2 NĂM HỌC 2015-2016
Môn: Kỹ Thuật số
Mã môn học: DIGI330163
Đề số/Mã đề: 1 Đề thi có 2 trang.
Thời gian: 90 phút.
Không sử dụng tài liệu.

Câu 1: (1,5 điểm)

Cho hàm $Y = (\overline{A+B})\overline{C} + AB\overline{C} + \overline{\overline{A}+B} + A(\overline{B+C})$

a. Tối giản hàm.

$Y = (\overline{A+B})\overline{C} + AB\overline{C} + \overline{\overline{A}+B} + A(\overline{B+C})$

$Y = \overline{A}.\overline{B}.\overline{C} + AB\overline{C} + A\overline{B} + A.\overline{B}.\overline{C}$

C \ AB	00	01	11	10
0	1	0	1	1
1	0	0	0	1

$Y = A\overline{C} + A\overline{B} + \overline{B}.\overline{C}$ (1đ)

b. Vẽ mạch logic từ hàm tối giản.



(0,5đ)

Câu 2: (1 điểm)

Cho sơ đồ khối



a. Bảng trạng thái

Ngõ vào			Ngõ ra
E	S_1	S_0	O
1	x	x	0
0	0	0	I_0
0	0	1	I_1
0	1	0	I_2
0	1	1	I_3

(0,5đ)

b. Hàm ngõ ra

$$O = \overline{E}.\overline{S_1}.\overline{S_0}.I_0 + \overline{E}.\overline{S_1}.S_0.I_1 + \overline{E}.S_1.\overline{S_0}.I_2 + \overline{E}.S_1.S_0.I_3$$ (0,5đ)

Câu 3: (1,5 điểm)

Cho Flip-Flop như hình vẽ.



a. Hãy lập bảng trạng thái cho Flip-Flop

Ck	J	K	Q_{n+1}	$\overline{Q_{n+1}}$	Trạng thái
0	x	x	Q_n	$\overline{Q_n}$	Không đổi
↓	0	0	Q_n	$\overline{Q_n}$	Không đổi
↓	0	1	0	1	Reset
↓	1	0	1	0	Set
↓	1	1	$\overline{Q_n}$	Q_n	Đảo TT

(0,5đ)

b. Viết phương trình đặc tính cho Flip-Flop

J	K	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

(0,5đ)

Q_n \ JK	00	01	11	10
0	0	0	1	1
1	1	0	0	1

Phương trình: $Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$ (0,5đ)

Câu 4: (2 điểm)

Hãy thiết kế mạch đếm đồng bộ, đếm các trạng thái theo sơ đồ, sử dụng Flip-Flop T có Ck tác động cạnh xuống, Pre và Cl tích cực mức thấp.

$$0 \rightarrow 1 \rightarrow 2 \rightarrow 4 \rightarrow 5 \rightarrow 6$$

Trạng thái hiện tại			Trạng thái kế tiếp			Ngõ vào kích FF		
Q_2	Q_1	Q_0	Q_2'	Q_1'	Q_0'	T_2	T_1	T_0
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	1	0	0	1	1	0
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	0	0	0	1	1	0

(0,5đ)

Q_0 \ Q_2Q_1	00	01	11	10
0	1	0	0	1
1	1	x	x	1

$T_0 = \overline{Q_1}$ (0,25đ)

Q_0 \ Q_2Q_1	00	01	11	10
0	0	1	1	0
1	1	x	x	1

$T_1 = Q_0 + Q_1$ (0,25đ)

Q_0 \ Q_2Q_1	00	01	11	10
0	0	1	1	0
1	0	x	x	0

$T_2 = Q_1$ (0,25đ)

Mạch điện (0,75đ)



Câu 5: (1,5 điểm)

Cho DAC ngõ ra điện áp n bit.

a. Tìm số bit nhỏ nhất của DAC để có V_O = 8,184V, với kích thước bậc thang (Stepsize) K = 20mV

Số bậc của V_O là: 8,184V/20mV = 409,2 bậc

$2^n-1 \geq 409,2 \rightarrow n \geq 9$

Vậy số bit nhỏ nhất của DAC là n = 9 (1đ)

b. Với n = 10. Tìm K khi V_{Omax} = 8,184V

$K = V_{Omax}/(2^n-1) = 8,184V/(2^{10}-1) = 8mV$ (0,5đ)

Câu 6: (1 điểm)

a. Hãy vẽ mạch đơn ổn (định thời) sử dụng IC555



(0,5đ)

b.Cho C = 10µF. Tìm R để có độ rộng xung ra là 3s

T = 1,1RC

R = T/1,1C = 3s/(1,1x10 µF) = 273kΩ (0,5đ)

Câu 7: (1,5 điểm)

Cho bộ nhớ EPROM như hình vẽ



a. Tính dung lượng theo đơn vị bit

$C = 2^{11}x8 = 16384$ bit (0,25đ)

b. Xác định vùng địa chỉ nhớ có thể truy xuất được khi $A_9 = 0$.

(000H → 01FFH) và (400H → 5FFH) (0,5đ)

c. Ghép các bộ nhớ trên thành bộ nhớ có dung lượng (byte) tăng gấp đôi.

Địa chỉ các bộ nhớ

A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	EPROM1
0	1	1	1	1	1	1	1	1	1	1	1	
1	0	0	0	0	0	0	0	0	0	0	0	EPROM2
1	1	1	1	1	1	1	1	1	1	1	1	

Bảng trạng thái ghép bộ nhớ

A_{11}	CE_1	CE_2
0	0	1
1	1	0

$CE_1 = A_{11}$, $CE_2 = \overline{A_{11}}$ (0,25đ)

Mạch điện



(0,5đ)

Ghi chú: Cán bộ coi thi không được giải thích đề thi.

Chuẩn đầu ra của học phần (về kiến thức)	**Nội dung kiểm tra**
[CĐR G1.2]: Trình bày được các định lý đại số Boole, định lý De-morgan, phương pháp đơn giản hàm dùng bìa K.	Câu 1
[CĐR G2.1]: Phân tích hoạt động của mạch logic tổ hợp, Flip-Flop.	Câu 2, 3
[CĐR G4.1]: Thực hiện mạch đếm không đồng bộ, đồng bộ và thanh ghi dịch	Câu 4
[CĐR G4.2]: Tính toán cho các mạch dao động và định thời, DAC, ADC, giao tiếp giữa IC và tải công suất	Câu 5, 6
[CĐR G4.3]: Xây dựng chương trình cho bộ nhớ	Câu 7

Ngày 01 tháng 6 năm 2016

Thông qua bộ môn

(ký và ghi rõ họ tên)